打破中國半導體“依賴癥”，從Chiplet做起

半導體產(chǎn)業(yè)縱橫|其他|other else|

2023-04-08 07:22:11 926

近期，中國成立了自己的Chiplet（小芯片，或芯粒）聯(lián)盟，由多家芯片設計，IP，以及封裝、測試和組裝服務公司組成，同時推出了相應的互連接口標準ACC 1.0。

在美國打壓，中國尋求半導體產(chǎn)業(yè)鏈關鍵環(huán)節(jié)自主可控的當下，這一聯(lián)盟的成立，頗有與由AMD、Arm、英特爾、臺積電和ASE（日月光）主導的UCIe聯(lián)盟分庭抗禮的意味。

從技術(shù)層面來看，Chiplet的價值和發(fā)展前景已經(jīng)在全球半導體界達成普遍共識。

Chiplet并不是創(chuàng)新概念，它很早就被提出來了，只是市場應用需求沒有發(fā)展到這一步，因此長期處于“隱身”狀態(tài)。之所以在近幾年火熱起來，主要原因是先進制程（5nm及以下）的成本高的驚人，絕大多數(shù)芯片企業(yè)難以負擔。Chiplet則可以在很大程度上解決這一問題。

Chiplet可以把傳統(tǒng)的單芯片設計方案改成多芯片（Die）進行設計，并利用先進封裝工藝進行集成。它的優(yōu)勢主要有以下幾點：

1、提升芯片制造良率，由于良率和芯片的面積有關，面積越大，良率大概率會越低，因此，把一個大芯片分拆成多個小芯片（Die）設計并分別投片，就可以提高良率，良率提升，還可以降低制造成本。

2、以不同的工藝實現(xiàn)一顆芯片，用先進制程制造CPU等計算核心，用相對成熟的制程制造I/O之類的功能塊，可以很好地控制整體成本。

3、設計更加靈活，設計出的Die，通過不同的組合方式，可設計出不同功能的芯片。

雖然有這么多好處，但Chiplet技術(shù)并不成熟，各種Die、接口I/O、總線等，與常規(guī)的SoC有很大區(qū)別，需要制定統(tǒng)一的標準，從而使產(chǎn)業(yè)鏈上的設計、制造、封裝等廠商能按照標準操作，才能實現(xiàn)高效、規(guī)模化生產(chǎn)。因此，UCIe和ACC 1.0等行業(yè)規(guī)范相繼推出。

Chiplet面臨的挑戰(zhàn)

Chiplet優(yōu)點很多，同時也面臨著很多問題，會阻礙其發(fā)展，例如：一，應用場景，并不是所有應用類型的芯片都適合做Chiplet，目前來看，CPU、GPU等處理器最適合做Chiplet，而且是在高性能應用領域，像智能手機等消費類電子設備用的芯片，很少需要采用Chiplet設計；二，成本，只有傳統(tǒng)SoC成本達到一定量級，改用Chiplet設計才劃算；三、良率問題；四、測試問題。

首先看一下應用場景，其實應用場景的限制是和成本緊密相關的，目前，Chiplet商業(yè)化最成功的（技術(shù)和規(guī)模）就是AMD的數(shù)據(jù)中心處理器。從*代ZEN架構(gòu)開始，AMD就采用了Chiplet設計，ZEN-1架構(gòu)的服務器產(chǎn)品naples是4個同樣結(jié)構(gòu)的Die（都含有計算核、DDR內(nèi)存和I/O功能，I/O主要包括PCIe、以太網(wǎng)、CPU片間互連等）通過 IFOP（Infinity Fabric on Package，一種片內(nèi)互連物理層技術(shù)）相連，ZEN-2 架構(gòu)的roma是8個計算核心的Die通過升級版的IFOP互連技術(shù)和一個I/O Die（將DDR和I/O功能獨立出來）互連，ZEN-3架構(gòu)的Chiplet設計與ZEN-2的基本相同。

除了AMD，Marvell自2016年以來一直使用Chiplet設計其網(wǎng)絡處理和通信芯片。AMD的Chiplet設計取得商業(yè)化成功之后，英特爾等廠商開始跟進，目前，在以數(shù)據(jù)中心和云計算為代表的高性能計算（HPC）應用領域，Chiplet設計越來越普及。然而，除了HPC，Chiplet幾乎沒有其它應用場景了，因為用到Chiplet設計的芯片（主要是處理器），肯定要涉及先進制程（10nm以下），而絕大多數(shù)應用（消費類、汽車、工控、*、航空航天、物聯(lián)網(wǎng)等）所需芯片，都是基于成熟制程的，即使是智能手機處理器這種要用到先進制程的芯片，由于其芯片晶體管規(guī)模、性能受控，使得成本相對可控，很少用到Chiplet設計。

其次，看一下成本。成本是近些年Chiplet越來越火爆的關鍵，原因在于以7nm、5nm、3nm，以及未來的2nm、1nm為代表的先進制程，生產(chǎn)成本對于絕大多數(shù)芯片企業(yè)而言是天文數(shù)字，只有少數(shù)企業(yè)能夠承擔。因此，將采用多種制程的Die“混裝”起來的Chiplet設計，就成為了多數(shù)企業(yè)可以采用先進制程的解決方案，這樣不僅可以享受到先進制程的好處，還可以有效控制總體成本。

關于采用Chiplet設計方案的成本臨界點，馬愷聲老師在“算一算Chiplet的成本”一文中有過分析，總結(jié)為以下兩方面：

1、如果芯片面積在200平方毫米以下，沒有必要做Chiplet，真正有收益的是在800平方毫米以上的大芯片。這也是為什么今天超大的芯片（HPC應用）用Chiplet方案，因為經(jīng)濟上更劃算。另外，Chiplet設計必將采用先進封裝技術(shù)，伴隨先進封裝會產(chǎn)生大量測試、封裝成本，先進的封裝都非常昂貴，甚至數(shù)倍于芯片制造的成本，這也在很大程度上影響并制約著Chiplet的應用。

2、制程工藝越先進（如5nm），Chiplet成本優(yōu)勢越明顯，因為在800平方毫米的單片系統(tǒng)中，硅片缺陷導致的額外成本占總制造成本的50%以上，對于較為成熟的制程工藝（如14nm）而言，盡管產(chǎn)量的提高也節(jié)省了高達35%的成本，但由于D2D接口和封裝開銷（MCM>25%，2.5D>50%)，多Die設計的成本優(yōu)勢減弱了很多，也就是說，此時用Chiplet設計意義不大。用一句話概括就是：當硅片缺陷的成本超過封裝成本時，Chiplet架構(gòu)會產(chǎn)生明顯的成本效益。

下面看一下良率問題。當一個采用Chiplet架構(gòu)的芯片完成封裝，由于內(nèi)部有多個Die，有的芯片內(nèi)部功能塊繁多且復雜，處理器、內(nèi)存和I/O控制等組合在一起，可能有100多個Die，假設一種Die的良率超過90%，那么它們組合在一起，整個芯片的良率肯定不到90%，且組成的Die越多，整體良率越低。低良率會給封裝廠和芯片擁有者帶來很多麻煩，其實，歸根結(jié)底，還是成本問題。

最后看一下測試問題。在多數(shù)情況下，很難判斷Die是否可以在封裝完成之前正常工作，當不同的Die并排放置時，芯片頂部的I/O焊盤很小，而且極難直接測試。為了與探頭*接觸，需要施加相當大的壓力，這可能會損壞觸點和芯片內(nèi)部結(jié)構(gòu)。盡管晶圓代工廠會測試晶圓，但這種測試難以做到詳盡無遺，實際上只是為了篩選出明顯的缺陷。目前，面對這一測試問題，業(yè)界知名封測大廠，以及*科研機構(gòu)都提出過解決方案，但都屬于摸索階段，并未成熟。

綜上，Chiplet有很多優(yōu)勢，同時，要想拓展更廣闊的市場，面臨的問題也不少，還需要不斷探索。

Chiplet是中國半導體的“救命稻草”嗎？

不止在國際，近幾年，Chiplet在中國大陸也非常火爆，特別是美國開始打壓中國半導體業(yè)以來，可以減少先進制程用量，同時又能享受到先進制程好處的Chiplet備受期待。

首先要肯定的是，中國發(fā)展Chiplet是沒錯的，無論是技術(shù)本身，還是應用需求，它都代表著未來的發(fā)展方向。不過，對Chiplet寄予過高期待，指望它解決關鍵問題，就有些跑偏了。

首先，如前文所述，在目前和未來相當長一段時期內(nèi)，Chiplet設計主要用于大型CPU和GPU等處理器，那么，中國的相關芯片發(fā)展情況如何呢？

CPU方面，目前，國產(chǎn)CPU，特別是大芯片，與國際大廠存在明顯差距：首先，CPU各項參數(shù)（核心數(shù)、主頻、內(nèi)存信道等）、性能有較大提升空間，與英特爾和AMD相比，國產(chǎn)CPU在先進制程的晶圓加工工藝方面存在較大差距，這也會影響整體性能表現(xiàn)。

國產(chǎn)CPU代表企業(yè)主要包括龍芯中科、華為海思、飛騰、兆芯等，而這些企業(yè)的產(chǎn)品多以PC、嵌入式應用為主，涉獵大芯片的不多，只有華為海思、寒武紀科技等少數(shù)企業(yè)重點研發(fā)采用7nm及更先進制程的服務器芯片和AI芯片。

GPU方面，英偉達等國際GPU龍頭企業(yè)已經(jīng)牢牢構(gòu)建了專利墻，中國廠商在開發(fā)過程中，繞開現(xiàn)有專利具備一定難度。無論是老牌企業(yè)，如景嘉微和海光，還是新興創(chuàng)業(yè)公司，如芯動科技、壁仞科技、摩爾線程、沐曦集成電路、天數(shù)智芯等，大多還處于發(fā)展初期，且所設計的芯片規(guī)模有限，采用Chiplet設計的還不多。不過，這些GPU企業(yè)，特別是創(chuàng)業(yè)公司，還是有很大發(fā)展?jié)摿Φ模m然短期內(nèi)難以在大芯片領域形成規(guī)模，但長期發(fā)展前景還是值得期待的。例如，在云端GPGPU方面，天數(shù)智芯是最近幾年異軍突起的本土企業(yè)，該公司推出的7nm制程云端訓練和推理GPGPU，能夠為云端AI訓練和HPC通用計算提供高算力和高能效比。類似這樣的芯片是中國本土Chiplet技術(shù)發(fā)展的希望。

還有一點很重要，那就是IP。與SoC相比，Chiplet設計需要更多IP，中國大陸在IP設計和供給方面還有很長的路要走。

對于中國發(fā)展Chiplet，清華大學教授、中國半導體行業(yè)協(xié)會副理事長魏少軍持謹慎樂觀的態(tài)度，2022年，在一次接受媒體采訪時，他表示，不管Chiplet怎么發(fā)展，它還是要先有Chip（芯片），所以其目標還是在成本可控情況下的異質(zhì)集成，只能是先進工藝的補充。

魏少軍認為，中國集成電路產(chǎn)業(yè)總體上還處在追趕過程中，Chiplet的出現(xiàn)并不能使這一態(tài)勢發(fā)生根本性改變。如果說我們今天的芯片設計主要依賴國外的IP和EDA工具，那么在Chiplet時代，我們用到的芯粒和EDA工具大概率還是依賴國外廠商。不過，魏少軍也指出，中國企業(yè)亦可在Chiplet上有所作為，比如中國企業(yè)可以借助Chiplet更快地發(fā)展應用。

Chiplet的出現(xiàn)給芯片行業(yè)開辟了一片新天地，后續(xù)很可能會出現(xiàn)一種新的商業(yè)模式，即通過集成標準芯粒來構(gòu)建專用芯片的企業(yè)，這也是一些國際大廠打造Chiplet標準的原因。通過標準的設立，可以把自己生產(chǎn)的芯片變成Chiplet企業(yè)使用的“標準產(chǎn)品”，被不斷地集成到各種最終應用中，從而擴大自己的市場。就這方面而言，中國成立自己的Chiplet聯(lián)盟，并推出相應的互連接口標準ACC 1.0，還是很有前瞻性的，這從一個側(cè)面體現(xiàn)出中國相關企事業(yè)單位要從底層做起，發(fā)展本土Chiplet的愿望。

總體而言，Chiplet有很好的應用和發(fā)展前景，但它不是中國半導體業(yè)沖刺國際先進水平的靈丹妙藥。要想提升全行業(yè)競爭力，還是要有決心和毅力，秉持十年磨一劍的精神，*發(fā)展本土半導體材料、設備、IP、設計和制造水平。

免責聲明：本文采摘自“ 半導體產(chǎn)業(yè)縱橫”，本文僅代表作者個人觀點，不代表薩科微及行業(yè)觀點，只為轉(zhuǎn)載與分享，支持保護知識產(chǎn)權(quán)，轉(zhuǎn)載請注明原出處及作者，如有侵權(quán)請聯(lián)系我們刪除。

上一篇：: 全國集成電路標準化技術(shù)委員會成立大會暨一屆一次全體委員會議在京召開

下一篇：: 碳化硅和IGBT，新能源汽車功率器件怎選？

打破中國半導體“依賴癥”，從Chiplet做起

客服QQ2635709730

客服QQ
2635709730