碳化硅功率器件技術(shù)可靠性！

其他|other else|

2023-02-16 09:54:28 709

前言：碳化硅產(chǎn)業(yè)鏈包含碳化硅粉末、碳化硅晶錠、碳化硅襯底、碳化硅外延、碳化硅晶圓、碳化硅芯片和碳化硅器件封裝環(huán)節(jié)。其中襯底、外延片、晶圓、器件封測是碳化硅價(jià)值鏈中最為關(guān)鍵的四個(gè)環(huán)節(jié)，襯底成本占到碳化硅器件總成本的50%，外延、晶圓和封裝測試成本分別為25%、20%和5%。碳化硅材料的可靠性對(duì)最終器件的性能有著舉足輕重的意義，從產(chǎn)業(yè)鏈各環(huán)節(jié)探究材料特性及缺陷產(chǎn)生的原因，與上下游企業(yè)協(xié)同合作提升碳化硅功率器件的可靠性。

1、碳化硅晶錠生長及制備方法

碳化硅有多達(dá)250余種同質(zhì)異構(gòu)體，用于制作功率半導(dǎo)體的主要是4H-SiC單晶結(jié)構(gòu)。碳化硅單晶生長過程中，4H晶型生長窗口小，對(duì)溫度和氣壓設(shè)計(jì)有著嚴(yán)苛標(biāo)準(zhǔn)，生長過程中控制不精確將會(huì)得到2H、3C、6H和15R等其他結(jié)構(gòu)的碳化硅晶體。

在產(chǎn)業(yè)界，碳化硅單晶晶錠的制備有升華PVT、HT-CVD、LPE（溶液生長法）三種方法。其中升華PVT是目前最主流的制備方法，大約95%的商用碳化硅晶錠是由PVT生長。其過程是將碳化硅粉末放入專用設(shè)備中加熱，溫度上升到2200—2500℃后粉末開始升華。由于碳化硅沒有液態(tài)，只有氣態(tài)和固態(tài)，升華后在頂部會(huì)結(jié)晶出晶錠。硅單晶的生長速度約為300mm/h，碳化硅單晶的生長速度約為400um/h，兩者相差近800倍。舉例來說，五六厘米的晶錠形成，需連續(xù)穩(wěn)定生長200-300小時(shí)，由此可見碳化硅晶錠制備速率十分緩慢，這使得晶錠造價(jià)高昂。

2、碳化硅單晶晶錠及襯底片缺陷

碳化硅晶錠和襯底片中均含有多種晶體缺陷，如堆垛層錯(cuò)、微管、貫穿螺型位錯(cuò)、貫穿刃型位錯(cuò)、基平面位錯(cuò)等等。碳化硅晶錠缺陷會(huì)極大地影響最終器件的良率，這是產(chǎn)業(yè)鏈中非常重要的話題，各襯底廠家都在不遺余力地降低碳化硅晶錠缺陷密度。

3、碳化硅襯底可靠性

襯底片是晶錠切成薄片，磨平并拋光后得到的產(chǎn)物。襯底片在拋光工藝后獲得*的表面質(zhì)量，可抑制外延生長中缺陷的產(chǎn)生，從而獲得高質(zhì)量的外延片。其表面質(zhì)量包括平整度、近表面位錯(cuò)以及殘余應(yīng)力。為了在外延生長的初始階段抑制缺陷的產(chǎn)生，襯底表面必須是無應(yīng)力和無近表面位錯(cuò)。如果近表面的殘余損傷沒有被充分的去除，襯底上的外延生長將導(dǎo)致宏觀缺陷的產(chǎn)生。所以襯底環(huán)節(jié)的質(zhì)量水平會(huì)嚴(yán)重影響后續(xù)的外延生長環(huán)節(jié)的質(zhì)量水平。

4、碳化硅外延生長及可靠性

外延是指在襯底的上表面生長一層與襯底同質(zhì)的單晶材料4H-SiC。碳化硅有很多種同質(zhì)異構(gòu)體，為保證高品質(zhì)外延材料的制備，需要特殊技術(shù)來避免引入其他晶型，目前標(biāo)準(zhǔn)化工藝是使用4°斜切的4H-SiC單晶襯底，采用臺(tái)階控制生長技術(shù)。目前常用工藝為CVD法：常用設(shè)備為熱壁式水平外延爐，常用反應(yīng)前驅(qū)氣體為硅烷 (SiH4)、甲烷 (CH4)、乙烯 (C2H4)等，并以氮?dú)?(N2)和三甲基鋁 (TMA)作為雜質(zhì)源。典型生長溫度范圍為1500~1650 ℃，生長速率5~30 μm/h。

外延層的生長可以消除許多晶體生長和晶片加工中所引入的表面或近表面的缺陷，使晶格排列整齊，表面形貌較襯底大為改觀。厚的外延層、好的表面形貌和較低的摻雜濃度對(duì)提高擊穿電壓有重要意義。這樣的外延片用于制造功率器件，可以極大提高參數(shù)穩(wěn)定性和良率。

5、碳化硅外延片與襯底片缺陷的關(guān)聯(lián)關(guān)系

上文提到了碳化硅外延層缺陷與襯底和生長過程有關(guān)。外延層缺陷有表面形貌缺陷、微管缺陷、位錯(cuò)等類型。其中表面形貌缺陷包含胡蘿卜缺陷（某些情況下為彗星型）、淺坑、三角形缺陷、掉落物；襯底中的微管缺陷會(huì)被復(fù)制到外延層中。目前襯底中的微管密度已經(jīng)遠(yuǎn)低于0.1/cm2，基本被消除。碳化硅外延層中的位錯(cuò)大多源于襯底位錯(cuò)，襯底位錯(cuò)主要包括TSD，TED及BPD。普通位錯(cuò)以及胡蘿卜缺陷等外延引入的缺陷是影響碳化硅外延質(zhì)量的重要問題。

6、碳化硅外延片缺陷對(duì)最終器件的影響

在外延生長過程中，襯底中的TSD約98%轉(zhuǎn)化為TSD，其余轉(zhuǎn)換為Frank SFs；TED則100%轉(zhuǎn)化為TED；BPD約95%轉(zhuǎn)化為TED，少量維持BPD。

7、碳化硅材料面臨的兩個(gè)挑戰(zhàn)

碳化硅材料推廣面臨的重要挑戰(zhàn)之一是價(jià)格過高，襯底價(jià)格遠(yuǎn)高于硅和藍(lán)寶石襯底。目前碳化硅襯底的主流直徑只有4~6英寸，需要更成熟的生長技術(shù)來擴(kuò)大尺寸，以降低價(jià)格。

另一方面，碳化硅位錯(cuò)密度量級(jí)處于102-104，遠(yuǎn)高于硅、砷化鎵等材料。此外，碳化硅還存在較大的應(yīng)力，會(huì)導(dǎo)致面型參數(shù)出現(xiàn)問題。改善碳化硅襯底質(zhì)量，是提高外延材料質(zhì)量、器件制備的良率、器件可靠性和壽命的重要途徑。

免責(zé)聲明：本文采摘自網(wǎng)絡(luò)，本文僅代表作者個(gè)人觀點(diǎn)，不代表薩科微及行業(yè)觀點(diǎn)，只為轉(zhuǎn)載與分享，支持保護(hù)知識(shí)產(chǎn)權(quán)，轉(zhuǎn)載請(qǐng)注明原出處及作者，如有侵權(quán)請(qǐng)聯(lián)系我們刪除。

上一篇：: 十大步驟詳解芯片光刻的流程

下一篇：: IGBT失效原因及保護(hù)方法

碳化硅功率器件技術(shù)可靠性！

客服QQ2635709730

碳化硅功率器件技術(shù)可靠性！

客服QQ
2635709730