為什么說CPO技術是光模塊的未來？

2025-10-29 09:01:54 8

我們從物理極限→體系結構→可量化收益→工程挑戰與解法→路線與時序五層，解釋為何 CPO（Co-Packaged Optics，光電共封裝）被認為是光互連的“下一站”。

1) 物理極限正在逼近：板上銅互連很難再撐起 102.4T 時代

SerDes 速率已從 56G/112G 走向 200G PAM4，在主板/背板上，長走線帶來的頻率相關損耗、串擾與反射需要更激進的均衡/重定時器，功耗與延遲迅速上升。把光引到更靠近交換 ASIC 的位置，可以用 XSR/USR（超短距）電接口替代長距主機接口，大幅降低電口損耗與功耗，這正是 CPO 的核心動機之一。OIF 已發布 3.2Tb/s CPO 模塊 IA，明確采用 CEI-112G-XSR 等短距電接口做主機側規范，為 51.2T 級交換系統鋪路。
面板 I/O 密度與散熱成為瓶頸：即便OSFP-XD把電氣通道從 8lanes 擴到16lanes以實現 1.6T/3.2T 面板密度，繼續堆疊前面板籠子與散熱也很快遇到上限；把“銅+籠子+散熱”的面板堆棧轉為“光纖耦合+外置激光”，可顯著放寬面板與機箱的熱/空間約束。

基本形態：將若干光學引擎（OE）圍繞交換 ASIC 封裝在同一基板/載板上，芯片到OE 的電互連僅為毫米級，遠短于主板走線；光在封裝邊緣通過 MT/FA 等陣列耦合至纖束。OIF 的 CPO 3.2T 模塊 IA給出了電-光-機械邊界、管理接口與互操作要求，為供應鏈協作提供統一“接口面”。
外置激光（ELS/ELSFP）：為提升可靠性與可維護性，CPO 常采用外置激光：激光器不在OE內，而是做成面板可插拔的小型模塊（ELSFP），通過光纖把泵浦/載波引入OE。OIF 已發布 ELSFP IA，TE 等廠商也已量產相應器件，且面向 102.4T 級 CPO 系統。

功耗/每比特：把 SerDes 工作點移到 XSR/USR 區間并縮短電通道，能顯著降低重定時/均衡開銷；多家廠商在公開資料中都強調 CPO 可降低系統每比特功耗與成本，這是其最關鍵賣點。
帶寬密度與總吞吐：51.2T 乃至 102.4T 交換機需要在單機箱上提供 64×800G 或 128×400G 級別端口；CPO 通過“近芯片光口+外置激光+高密纖束”，在可行的機箱熱/面板空間內實現更高的端口密度與更短的電通道。
路線可持續性：隨著 800G→1.6T→3.2T 的演進，面板可插拔需要更高功耗與更復雜散熱（即便是 OSFP-XD 也只是把“能撐多久”往前挪）；CPO 則把難點轉化為封裝與耦合問題，長期看更符合“光靠近算力、銅只做極短距”的系統趨勢。

挑戰 A：可維護性/可替換性

傳統插拔件壞了可直接更換；CPO 的光引擎與ASIC共封，不宜隨意替換。解法：外置激光（ELSFP）+ 模塊化纖束 + 端到端健康監控（CMIS 擴展/OIF 管理接口），把最易老化/失效的激光做成前面板可插拔件。

挑戰 B：制造良率與測試覆蓋

CPO 把“高熱密度 ASIC + 精密光學”放在同一版圖，良率與最終測試（光學/電學/熱）復雜度高。解法：OIF 的 分層 IA（CPO 模塊 + ELSFP + 框架）明確電-光-機械接口與測試邊界，便于分段集成與 ATE/系統化測試；頭部芯片與硅光廠商已公開展示 25.6T/51.2T CPO 原型與SVK平臺，逐步工程化。

挑戰 C：生態成熟度與量產時序

過去兩年，交換/加速器廠商相繼把 CPO 納入路線圖：如 NVIDIA 在 2025 年的技術路線披露中，提出 2026 年起在下一代 AI 數據中心采用硅光與 CPO 來突破銅纜與可插拔的極限；AMD 收購 Enosemi 補齊光子能力直指 CPO/HPC 互連。

（OSFP-XD 的密度目標與設計初衷見 OSFP-MSA 公告；CPO 的電接口/管理與外置激光見 OIF 各 IA 文件。）

有標準可依：OIF 已完成 CPO 3.2T 模塊 IA 與 ELSFP IA；產業不再是“各玩各的 Demo”，而是走向可互操作。
有廠商與產品線：Broadcom 等已公布 51.2T CPO 平臺與時間線；器件側（如 TE 的 ELSFP）已商用化。
有強需求牽引：AI/HPC 集群對 >100T 級交換、機架到機架的低功耗低延遲光互連的剛性需求，使“把光靠近算力、銅只做超短距”的架構更具必然性。NVIDIA 的公開路線反映了*算力廠商的共識。

免責聲明：本文采摘自“老虎說芯”，本文僅代表作者個人觀點，不代表薩科微及行業觀點，只為轉載與分享，支持保護知識產權，轉載請注明原出處及作者，如有侵權請聯系我們刪除。